Circuito Integrado CD4013BE = HCF4013BE SGS

Parâmetro	Valor típico / máximo	Observações
Tensão de alimentação (V_DD)	3 V a 18 V	suporta uma ampla faixa, tipicamente usado em 5V, 10V, 15V etc.
Corrente de alimentação em estado estático (Quiescent current, I_Q)	~ 4 µA	em condições típicas.
Corrente de saída (alta / baixa)	±6,8 mA	depende da carga e tensão de alimentação.
Capacitância de entrada	~5 pF	importante para determinar velocidade e carga de entrada.
Retardo de propagação (propagation delay)	~ 90 ns com V_DD = 15 V e carga de 50 pF	medida da borda de clock até saída; varia conforme tensão de alimentação e carga.

Operação / Funções:
Cada flip-flop possui entradas de D (dados), Clock (borda de subida), Set (preset) e Reset asíncronos.
Quando o sinal do Clock sobe (transição de 0 → 1), o valor presente em D é transferido para a saída Q.
As entradas Set e Reset podem forçar a saída Q a “1” ou “0” independentemente do clock.
As saídas também incluem Q‑complementar (normalmente chamada de /Q ou Q barra) para cada flip‑flop.

Velocidade / Frequência:
Frequência máxima típica de clock: ~ 24 MHz (com V_DD alto, carga leve)
Em tensões intermediárias ou cargas maiores, essa frequência cai. Retardos de propagação aumentam.

Temperatura e Ambiente:
Faixa de temperatura de operação: −55 °C a +125 °C
Package / encapsulamento típico: DIP‑14 (PDIP‑14), mas versões em SO (Small‑Outline) ou “thin shrink” também disponíveis.
Compatível com padrões RoHS (sem chumbo), dependendo da versão/fornecedor.

Limitações / Observações:
A capacidade de corrente de saída não é muito grande (alguns mA), de modo que para cargas fortes ou baixas impedâncias pode haver limitação.
A velocidade real dependerá da tensão de alimentação, da capacitância de entrada (ou da carga ligada às saídas) e do layout (traços, ruído, etc.).
O termo “set” / “reset” quando ativados, são assíncronos, ou seja, independente do clock, mas há considerações de timing para evitar condições indesejadas.
Valor Unitario
Imagem Ilustrativa